一种缓存数据流信息的处理器前端设计

DOI: 10.7544/issn1000-1239.2016.20150317

Keywords: [处理器微结构, 指令缓存, 数据流, 指令重命名, 数据流局部性, processor microarchitecture, instruction cache (ICache), dataflow, instruction renaming, dataflow locality]

Full-Text   Cite this paper   Add to My Lib

Abstract:

为了能够同时发掘程序的线程级并行性和指令级并行性，动态多核技..

Full-Text