%0 Journal Article
%T 一种缓存数据流信息的处理器前端设计
%A 刘炳涛
%A 叶笑春
%A 张志敏
%A 张浩
%A 王达
%A 范东睿
%J -
%D 2016
%R 10.7544/issn1000-1239.2016.20150317
%X 为了能够同时发掘程序的线程级并行性和指令级并行性，动态多核技..
%K [处理器微结构
%K 指令缓存
%K 数据流
%K 指令重命名
%K 数据流局部性
%K processor microarchitecture
%K instruction cache (ICache)
%K dataflow
%K instruction renaming
%K dataflow locality]
%U http://crad.ict.ac.cn/CN/10.7544/issn1000-1239.2016.20150317