全部 标题 作者
关键词 摘要

OALib Journal期刊
ISSN: 2333-9721
费用:99美元

查看量下载量

相关文章

更多...

低密度奇偶校验码在数字信号处理器上的实现

DOI: 10.11830/ISSN.1000-5013.2010.02.0166, PP. 166-169

Keywords: 低密度奇偶校验码,数字信号处理器,译码,校验

Full-Text   Cite this paper   Add to My Lib

Abstract:

研究低密度奇偶校验码(LDPC)的数字信号处理实现,并采用TMS320C5409DSP芯片进行算法实现.优化和积算法中的具体运算,调整译码顺序,将硬判决放入变量节点中运算,校验和放入校验节点运算中,避免重复寻址,给出与现场可编程门阵列的通信方法.在时钟频率为20MHz,译码迭代次数为10次时,测试得到的速率为20.4kbit.s-1.

References

[1]  MACKAY D J C, NEAL R M. Near shannon limit performance of low-density parity-check codes [J]. Electronics Letters, 1996, (18):1645-1646.
[2]  CHEN Jing-hu, TANNER R M, JONES C. Improved min-sum decoding algorithms for irregular LDPC codes [A]. 2005.449-453.
[3]  HU X Y, ELEFTHERIOU E, ARNOLD D M. Regular and irregular progressive edge-growth tanner graphs [J]. Information Theory, 2005(1):386-398.doi:10.1109/TIT.2004.839541.
[4]  LECHNER G, SAYIR J, RUPP M. Efficient DSP implementation of an LDPC decoder [A]. 2004.665-668.

Full-Text

Contact Us

service@oalib.com

QQ:3279437679

WhatsApp +8615387084133