%0 Journal Article
%T 低密度奇偶校验码在数字信号处理器上的实现
%A 陈燕
%J 华侨大学学报(自然科学版)
%P 166-169
%D 2010
%R 10.11830/ISSN.1000-5013.2010.02.0166
%X 研究低密度奇偶校验码(LDPC)的数字信号处理实现,并采用TMS320C5409DSP芯片进行算法实现.优化和积算法中的具体运算,调整译码顺序,将硬判决放入变量节点中运算,校验和放入校验节点运算中,避免重复寻址,给出与现场可编程门阵列的通信方法.在时钟频率为20MHz,译码迭代次数为10次时,测试得到的速率为20.4kbit.s-1.
%K 低密度奇偶校验码
%K 数字信号处理器
%K 译码
%K 校验
%U http://www.hdxb.hqu.edu.cn/oa/DArticle.aspx?type=view&id=201002011