万兆以太网物理层解码电路设计
, PP. 75-78
Keywords: 64B/66B码,解码,并行处理方法,解扰器,同步
Abstract:
采用018umCMOS工艺设计了万兆以太网10GBASER标准的物理层电路芯片.该芯片接收16路64453Mb/s的并行数据,输出72路15625Mb/s的并行数据.电路采用并行处理方式.
| [1] | [ 王志功. 光纤通信集成电路设计[M] . 北京: 高等教育出版社, 2003.
|
| [2] | [ Jan M Rabaey. 数字集成电路设计透视[M] . 北京: 清华大学出版社, 1999.
|
| [3] | [ 许建生. 万兆以太网实现全网技术统一化[ EB/ OL] . http: / / wwwO. ccidnet. com/ tech/ paper/ 2001/ 02/ 14/ 58- 1674. html#, 2001- 02- 14.
|
Full-Text
