%0 Journal Article
%T 万兆以太网物理层解码电路设计
%A 费瑞霞
%A 朱恩
%A 赵文虎
%A 王志功
%J 南京师范大学学报(工程技术版)
%P 75-78
%D 2003
%X 采用018umCMOS工艺设计了万兆以太网10GBASER标准的物理层电路芯片.该芯片接收16路64453Mb/s的并行数据,输出72路15625Mb/s的并行数据.电路采用并行处理方式.
%K 64B/66B码
%K 解码
%K 并行处理方法
%K 解扰器
%K 同步
%U http://njsfdxgckj.paperonce.org/oa/DArticle.aspx?type=view&id=20030420