全部 标题 作者
关键词 摘要

OALib Journal期刊
ISSN: 2333-9721
费用:99美元

查看量下载量

相关文章

更多...

基于VerilogHDL的流水线模型机的设计与实现

Keywords: 流水线,VerilogHDL描述,微处理器,确定的有限状态自动机

Full-Text   Cite this paper   Add to My Lib

Abstract:

为了提高模型机指令执行的并行性,使用VerilogHDL并采取top-down设计方法,利用确定的有限状态自动机(DFA)理论,设计并实现了一台具有指令级并行性的流水线模型机的方案.阐述了该流水线模型机的DFA设计算法与VerilogHDL的实现方法,并给出了相应的仿真测试.测试结果证明,该模型机能并行处理4条指令,并具有预取指令和旁路功能.

References

[1]  郑纬民,汤志忠.计算机系统结构[M].北京:清华大学出版社,2004.
[2]  PATTERSON D A,HENNESSY J L.计算机组成与设计[M].第3版.北京:机械工业出版社,2006.
[3]  SHEN J P,LIPASTI M H.现代处理器设计[M].张承义,邓宇,王蕾,译.北京:电子工业出版社,2004.
[4]  JIANG Jiang.Research and implementation on instruction control pipeline in general-purpose EPIC microprocessor[J].Mini- Micro Systems,2006,27(9):1661-1664.
[5]  夏宇闻.Verilog数字系统设计教程[M].北京:北京航空航天大学出版社,2003.
[6]  SRINIVASAN S T,RAJWAR Ravi,AKKARY H,et al.Continual flow pipelines[C]//Proceedings of the 11th Interna- tional Conference on Architectural Support for Programming Languages and Operating Systems.New York:ACM Press, 2004:107-109.
[7]  HAMACHER Carl,VRANESIC Zvonko,ZAKY Safwat.Computer organization[M].5th ed.Beijing:China Machine Press,2002.
[8]  DRAGAN Milicev,ZORAN Jovanovic.Formal model of software pipelining loops with conditions[C]//Proceedings of the International Parallel Processing Symposium.Washington,D C:IEEE Computer Society,1997:554-558.

Full-Text

Contact Us

service@oalib.com

QQ:3279437679

WhatsApp +8615387084133