%0 Journal Article
%T 基于VerilogHDL的流水线模型机的设计与实现
%J 北京工业大学学报
%D 2007
%X 为了提高模型机指令执行的并行性,使用VerilogHDL并采取top-down设计方法,利用确定的有限状态自动机(DFA)理论,设计并实现了一台具有指令级并行性的流水线模型机的方案.阐述了该流水线模型机的DFA设计算法与VerilogHDL的实现方法,并给出了相应的仿真测试.测试结果证明,该模型机能并行处理4条指令,并具有预取指令和旁路功能.
%K 流水线
%K VerilogHDL描述
%K 微处理器
%K 确定的有限状态自动机
%U http://www.bjgd.cbpt.cnki.net/WKA/WebPublication/paperDigest.aspx?paperID=3890D59C-C58A-4BF4-8763-728BA8CC71E2