FFT处理器的高密度可编逻辑器件实现

为了提高快速离散傅立叶变换（FFT）的处理速度，研究了一种宜于高密度可编逻辑器件（CLPD）实现FFT处理器的硬件结构，并利用CPLDFLEX10K设计和实现了128点FFT单片处理器，系统的仿真表明，该处理器运算结果正确，在系统时钟频率为20MHz时，128点复数FFT处理器的计算时间小于230us。研究表明：CPLD与FFT的结合将提高FFT的处理速度，从而使FFT的应用更加广泛。