A Hardware Algorithm for Graphics Rasterizer
一种图形光栅的硬件实现算法

提出了一种面向嵌入式平台的图形光栅的硬件实现算法。将三角面包围盒内的像素分成多个规则像素块，在像素块基础上进行扫描转换和像素插值以及透视校正。在对算法做了大量优化后，用FPGA(现场可编程门阵列)对算法进行了实现和验证。与传统的光栅算法相比，提出的算法提高了像素命中率，减小了计算复杂度，降低了硬件成本。验证结果表明，算法渲染的图形质量达到OpenGLES 1.1渲染效果；在一般场景下的渲染速度达到30帧/秒，满足实时渲染要求；在Xilinx FPGA Vertex2P xc2vp30-7ff89上的综合资源为5 545个Slice，硬件消耗较小。