Reconfigurable and Fast Finite Field Multiplier Architecture
一种可重构的快速有限域乘法结构

在一种改进的串行乘法器的基础上，提出了一种可重构的快速有限域GF（2^n）（1〈m≤M）乘法器结构。利用一组配置信号和逻辑电路来改变有限域的度m，使得乘法器可以重构和编程。同时采用“门控时钟”减小电路功耗。该乘法器结构具有可重构性、高灵活性和低电路复杂性等特点。与传统的移位乘法器相比，它将乘法器速度提高一倍。这种乘法器适合于变有限域，低硬件复杂度的高性能加密算法的VLSI设计。