A 12-bit 100 MS/s pipelined ADC with digital background calibration
采用后台数字校准的12位100MHz流水线模数转换器

介绍了一个采用数字后台校准算法的12位100MHz流水线模数转换器。在不改变余量增益放大器结构的情况下实现大幅度校准信号注入。测试结果表明，在100MHz采样频率下，只需要约3秒就可以完成对转换器的校准。校准之后，当输入信号为2MHz时，无杂散动态范围达到85 dB，信噪失真比达到66dB。积分非线性经过校准后从1.9 LSB提高到0.6 LSB。芯片采用0.18μm 混合信号CMOS工艺实现，芯片面积为2.3×1.6 mm2，功耗为205mW。