|
|
半导体学报 2008
A 10bit 100MS/s Pipelined ADC with an Improved 1.5bit/Stage Architecture
|
Abstract:
介绍了一个采用改进型1.5位/级结构的10位100MHz流水线结构模数转换器. 测试结果表明，模数转换器的信噪失真比最高可以达到57dB,在100MHz输入时钟下，输入信号为57MHz的奈奎斯特频率时，信噪失真比仍然可以达到51dB. 模数转换器的差分非线性和积分非线性分别为0.3LSB和1.0LSB. 电路采用0.18μm 混合信号CMOS工艺实现，芯片面积为0.76mm2.
