|
|
半导体学报 2009
A 3.96 GHz phase-locked loop for mode-1 MB-OFDM UWB hopping carrier generation
|
Abstract:
设计了一个输出频率为正交3.96GHz的全集成锁相环电路. 本电路能应用于“模一”多带OFDM超宽带系统中跳频产生. 锁相环电路包含了一个自适应频率校准环路. 环路滤波器采用了电容乘法器电路以减小芯片面积. 在0.13um CMOS工艺和1.2V电源电压下, 锁相环消耗13 mA电流，芯片面积为0.55mm2. 测试结果显示环路锁定后的相位噪声在10kHz频偏处为-70dBc/Hz, 在1MHz频偏处为-113dBc/Hz. 从1kHz到10MHz的总积分时钟抖动为2.2ps (rms值). 参考频率边带小于-68dBc.
