%0 Journal Article
%T A 3.96 GHz phase-locked loop for mode-1 MB-OFDM UWB hopping carrier generation<br>一种适用于“模一”多带OFDM超宽带系统中跳频产生的3.96GHz锁相环
%A Zheng Yongzheng
%A Li Weinan
%A Xia Lingli
%A Huang Yumei
%A Hong Zhiliang
%A <br>郑永正
%A 李伟男
%A 夏玲琍
%A 黄煜梅
%A 洪志良
%J 半导体学报
%D 2009
%I 
%X 设计了一个输出频率为正交3.96GHz的全集成锁相环电路. 本电路能应用于“模一”多带OFDM超宽带系统中跳频产生. 锁相环电路包含了一个自适应频率校准环路. 环路滤波器采用了电容乘法器电路以减小芯片面积. 在0.13um CMOS工艺和1.2V电源电压下, 锁相环消耗13 mA电流，芯片面积为0.55mm2. 测试结果显示环路锁定后的相位噪声在10kHz频偏处为-70dBc/Hz, 在1MHz频偏处为-113dBc/Hz. 从1kHz到10MHz的总积分时钟抖动为2.2ps (rms值). 参考频率边带小于-68dBc.
%K phase-locked loop
%K adaptive frequency calibration
%K loop ?lter
%K CMOS
%K UWB<br>锁相环
%K 自适应频率校准
%K 环路滤波器
%K CMOS
%K 超宽带.
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=446FBEFA997B0F0E23BC541F453E0541&yid=DE12191FBD62783C&vid=340AC2BF8E7AB4FD&iid=DF92D298D3FF1E6E&sid=219555D85CF08354&eid=94C357A881DFC066&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=0