SHA-less architecture with enhanced accuracy for pipelined ADC
用于流水线ADC的高精度SHA-Less电路

本文提出了一种适用于高速、高精度流水线ADC的无采样保持运算放大器(SHA-less)结构。使用可变电阻带宽修调电路以及MDAC与flash ADC的对称性设计，减少了两种单元电路间的采样误差，通过增加MDAC采样电容复位时钟和独立的flash ADC采样电容技术，消除了采样电容残留电荷引起的踢回噪声。本设计作为14位125-MS/s流水线ADC的前端转换级，基于ASMC 0.35- BiCMOS工艺的仿真和测试结果表明，前端转换级芯片面积1.4?2.9 mm2，使用带宽修调后，125 MHz采样，30.8 MHz输入信号下，SNR从63.8 dB提高到70.6 dB，SFDR从72.5 dB提高到81.3 dB，转换器的动态性能在150 MHz的输入信号频率下无明显下降。