%0 Journal Article
%T SHA-less architecture with enhanced accuracy for pipelined ADC<br>用于流水线ADC的高精度SHA-Less电路
%A Zhao Lei
%A Yang Yintang
%A Zhu Zhangming
%A Liu Lianxi
%A <br>赵磊
%A 杨银堂
%A 朱樟明
%A 刘帘羲
%J 半导体学报
%D 2012
%I 
%X 本文提出了一种适用于高速、高精度流水线ADC的无采样保持运算放大器(SHA-less)结构。使用可变电阻带宽修调电路以及MDAC与flash ADC的对称性设计，减少了两种单元电路间的采样误差，通过增加MDAC采样电容复位时钟和独立的flash ADC采样电容技术，消除了采样电容残留电荷引起的踢回噪声。本设计作为14位125-MS/s流水线ADC的前端转换级，基于ASMC 0.35- BiCMOS工艺的仿真和测试结果表明，前端转换级芯片面积1.4?2.9 mm2，使用带宽修调后，125 MHz采样，30.8 MHz输入信号下，SNR从63.8 dB提高到70.6 dB，SFDR从72.5 dB提高到81.3 dB，转换器的动态性能在150 MHz的输入信号频率下无明显下降。
%K pipelined analog-to-digital converter
%K sample-and-hold amplifier
%K SHA-less
%K aperture error<br>ADC
%K 流水线
%K SHA
%K BiCMOS技术
%K MDAC
%K 架构
%K 输入阻抗
%K 模拟转换器
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=4CFB0EE1AD3DD1DF8D071AD38797B4AE&yid=99E9153A83D4CB11&vid=27746BCEEE58E9DC&iid=0B39A22176CE99FB&sid=DA1BEED6CC46D589&eid=94C357A881DFC066&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=9