|
|
半导体学报 2008
A Novel ESD Protection Circuit Based on a CMOS Process
|
Abstract:
根据全芯片静电放电(ESD)损伤防护理论，设计了一种新型结构保护电路，采用0.6μm 标准CMOS p阱工艺进行了新型保护电路的多项目晶圆(MPW)投片验证. 通过对同一MPW中的新型结构ESD保护电路和具有同样宽长比的传统栅极接地MOS(GG-nMOS)保护电路的传输线脉冲测试,结果表明在不增加额外工艺步骤的前提下，本文设计的新型结构ESD保护电路芯片面积减少了约22%，静态电流更低，而抗ESD电压提高了近32%. 该保护电路通过了5kV的人体模型测试.
