基于0.18μm CMOS工艺的高阶单环∑△ADC以及降采样数字滤波器的设计

设计了一个过采样、高阶一位单环∑△模数转换器以及后级降采样数字滤波器。整个芯片采用TSMC 0.18μm CMOS工艺实现，芯片面积1mm×2mm，功耗为56mW。 调制器采用1.8V全差分电路结构，在过采样率64，时钟频率81.92MHz，640kHz带宽内，实测精度达到了15.32位，动态范围94dB。降采样数字滤波器的通带波纹小于0.01dB，阻带衰减75dB，过渡带为640kHz-740kHz。