Design of a high-performance PJFET for the input stage of an integrated operational amplifier
一种集成运放输入级用高性能PJFET设计

通过使用肖克莱沟道近似理论和TCAD工具设计了一种可以应用于集成运放输入级的高压超浅结PJFET结构。采用Bi-FET兼容工艺，制作出了顶栅结深约0.1μm，栅漏电小于5pA，击穿电压大于80V，夹断电压在0.8～2.0V范围可调的PJFET。将该类器件及其兼容工艺用于某型号高输入阻抗JFET集成运放的设计与制造，获得了小于50PA的偏置电流，电压噪声小于50nV/Hz1/2，电流噪声小于0.05pA/Hz1/2。