%0 Journal Article
%T Design of a high-performance PJFET for the input stage of an integrated operational amplifier<br>一种集成运放输入级用高性能PJFET设计
%A Shui Guohu
%A Tang Zhaohuan
%A Wang Zhikuan
%A Ou Hongqi
%A Yang Yonghui
%A Liu Yong
%A Wang Xueyi
%A <br>税国华
%A 唐昭焕
%A 王志宽
%A 欧红旗
%A 杨永晖
%A 刘勇
%A 王学毅
%J 半导体学报
%D 2010
%I 
%X 通过使用肖克莱沟道近似理论和TCAD工具设计了一种可以应用于集成运放输入级的高压超浅结PJFET结构。采用Bi-FET兼容工艺，制作出了顶栅结深约0.1μm，栅漏电小于5pA，击穿电压大于80V，夹断电压在0.8～2.0V范围可调的PJFET。将该类器件及其兼容工艺用于某型号高输入阻抗JFET集成运放的设计与制造，获得了小于50PA的偏置电流，电压噪声小于50nV/Hz1/2，电流噪声小于0.05pA/Hz1/2。
%K PJFET
%K operational amplifier
%K Bi-FET process
%K ultra-shallow junction
%K high input-impedance<br>PJFET
%K 集成运放
%K Bi-FET工艺
%K 超浅结
%K 高输入阻抗
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=214BAB3F3EB6CC480A88C45F3271E41A&yid=140ECF96957D60B2&vid=4AD960B5AD2D111A&iid=CA4FD0336C81A37A&sid=9BC065A6C4D9E399&eid=94C357A881DFC066&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=11