Design of an LDO with capacitor multiplier
基于电容倍增的LDO设计

本文设计了一种低静态电流、高稳定性的低压降线性稳压器，为了减小补偿电容值，及控制频率响应中尖峰的位置，本文采用了电容倍增技术进行频率补偿，并给出了稳定性的理论推导。该LDO在负载电流0.1mA和150mA时都具有较好的相位裕度。电路采用XFAB 0.6um CMOS工艺模型，最终设计的LDO电路静态功耗17uA。使用10uF的负载电容，在负载电流变化率为770mA/100us时，最大过冲为12.2mV（0.7%）。