%0 Journal Article
%T Design of an LDO with capacitor multiplier<br>基于电容倍增的LDO设计
%A Ying Jianhu
%A Huang Meng
%A Huang Yang
%A <br>应建华
%A 黄萌
%A 黄杨
%J 半导体学报
%D 2010
%I 
%X 本文设计了一种低静态电流、高稳定性的低压降线性稳压器，为了减小补偿电容值，及控制频率响应中尖峰的位置，本文采用了电容倍增技术进行频率补偿，并给出了稳定性的理论推导。该LDO在负载电流0.1mA和150mA时都具有较好的相位裕度。电路采用XFAB 0.6um CMOS工艺模型，最终设计的LDO电路静态功耗17uA。使用10uF的负载电容，在负载电流变化率为770mA/100us时，最大过冲为12.2mV（0.7%）。
%K LDO
%K frequency compensation
%K capacitor multiplier
%K dynamic bias
%K buffer<br>低压降线性稳压器
%K 频率响应
%K 电容倍增
%K 动态偏置
%K 缓冲器
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=6115259B7206200610BA1803E0E011CF&yid=140ECF96957D60B2&vid=4AD960B5AD2D111A&iid=DF92D298D3FF1E6E&sid=DF0333C789A08DAF&eid=E158A972A605785F&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=0