A 12 bit 100 MS/s pipelined analog to digital converter without calibration
一个没有采用校准技术的12位分辨率100兆采样率的流水线模数转换器

本文给出了一个基于0.18um CMOS工艺的12bit 100MS/s的流水线ADC。其中第一级采用了3.5比特结构以降低对电容匹配的要求，采样保持放大器、第一级和第二级均采用了自举开关以改善ADC线性度，后级采用级缩减技术节省了功耗和面积。当输入信号频率为15.5MHz、采样率为100MHz时，该ADC达到了79.8dB的SFDR和10.5bit的有效位数。芯片采用1.8V电压供电，包含输出驱动的总功耗为112mW, 芯片面积为3.51mm2 。