Delay of Logic Gate Driving Large RLC Interconnect Tree
驱动复杂RLC互连树的逻辑门延时

Keywords: delay of logic gate,RLC interconnect tree,driving point admittance
逻辑门延时,RLC互连树,驱动点导纳

Full-Text   Cite this paper   Add to My Lib

Abstract:

提出了一个用于估计RL C互连树驱动点导纳的闭端等效π模型,并将其用于驱动复杂RL C互连树的逻辑门延时的估计中.与其他方法相比,它具有结构简单、精度较高的特点

Full-Text