一个低功耗电阻负载的NMOS SRAM的设计

本文给出一个1K×4 NMOS SRAM的设计.存贮单元采用离子注入掺杂的高阻多晶硅电阻器作负载,外围选用E/D型逻辑电路,采用5μ设计规则. 电路中有增强型、耗尽型、“零”开启三种阈值器件,增加了电路设计的灵活性.实验结果表明,耗尽型负载反相器具有较佳的速度功耗乘积,输出高电平无阈值损失,输出具有“恒流源”特性.借助于 Jack S.T.Huang的模型,对于离子注入耗尽型器件进行测试分析,给出若干重要的注入参数,为工艺控制提供信息. 文中还给出地址电路和读出放大电路的设计分析. 芯片面积为3.2×5.5mm~2,存取时间<300ns平均功耗为150mW.