%0 Journal Article
%T 一个低功耗电阻负载的NMOS SRAM的设计
%A 祝忠德
%A 陈贤
%A 宁宝俊
%A 盛世敏
%J 半导体学报
%D 1984
%I 
%X 本文给出一个1K×4 NMOS SRAM的设计.存贮单元采用离子注入掺杂的高阻多晶硅电阻器作负载,外围选用E/D型逻辑电路,采用5μ设计规则. 电路中有增强型、耗尽型、“零”开启三种阈值器件,增加了电路设计的灵活性.实验结果表明,耗尽型负载反相器具有较佳的速度功耗乘积,输出高电平无阈值损失,输出具有“恒流源”特性.借助于 Jack S.T.Huang的模型,对于离子注入耗尽型器件进行测试分析,给出若干重要的注入参数,为工艺控制提供信息. 文中还给出地址电路和读出放大电路的设计分析. 芯片面积为3.2×5.5mm~2,存取时间<300ns平均功耗为150mW.
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=D42C4A3E79791F5D&yid=36250D1D6BDC99BD&vid=94C357A881DFC066&iid=38B194292C032A66&sid=6490F0E20C4B41AD&eid=B1E36BF7B9783A85&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=0