GaAs MESFET单片集成电路工艺研究

用缓冲场效应晶体管逻辑(BFL)电路,研究了GaAs MES FET单片集成电路的工艺.为提高单片电路的集成度,给出了设计平面器件最小欧姆接触长度的直读曲线.对磷酸系腐蚀液的工艺特性进行了研究,并与其他几种常用的腐蚀液进行了比较.采用盐酸浸泡法结合栅区深腐蚀技术,明显地改善了肖特基势垒结的特性.利用俄歇能谱仪对Au-Ti-GaAs肖特基势垒结的热退化失效进行了分析,并提出了改善措施.已制出管芯平均传输时延小于100ps的GaAs单片集成门电路.