|
|
- 2014
站域信息实时同步采集中同步采样时钟的设计Keywords: 合并单元, 现场可编辑门阵列, 同步采样, 晶振时钟, 闭环系统, 输出误差,merging unit, field programmable gate array (FPGA), synchronous sampling, oscillator clock, closed-loop system, output error Abstract: 站域信息实时同步采集是智能变电站中实现全景信息采集的关键技术。在研究基于全球定位系统（GPS）采样数据同步的基础上，针对合并单元同步采样时钟对晶振依赖性强，及在晶振老化、频率准确度降低的情况下输出误差较大等不足，提出了一种基于现场可编程门阵列（FPGA）的同步采样时钟闭环校正实现方法。通过对2种同步采样时钟输出误差的定量分析，证明可通过软件补偿改善输出误差，并在提高同步采样脉冲输出精度的同时，保证输出相位的一致性。实验验证表明，该方法在使用普通石英晶振时，合并单元的同步采样值能达到0.2 s级精度，体现了良好的同步性能
|
