一种3D图形背面消隐算法及其硬件加速实现

摘要 消隐操作在GPU中承担着设置三角形面的正面和反面，以及剔除特定面的任务，能够减少3D引擎对隐藏面的计算量，对提升GPU图形处理性能起着关键性的作用．本文推导了背面消隐图形算法，根据算法的推导结果，提出了一种背面消隐单元(BCU)结构，并描述了其中各模块功能及工作流程；针对BCU中核心计算单元提出了三种不同的硬件加速实现方案．采用Xilinx的ISE工具进行综合，并在Xilinx Vertex6 XC6VLX760 FPGA上进行原型验证，电路工作频率可以达到198MHz．分别从逻辑资源占用、工作频率、时钟周期数三个维度评估了三种硬件实现方案的优缺点．结果表明，采用最小共享单元方案不仅减少图形处理器的硬件资源，且能提高消隐计算效率．在SMIC 65nm CMOS工艺下，采用Synopsys Design-Compiler对设计进行综合，电路工作频率达到341MHz，满足设计需求