|
|
北京理工大学学报 2017
基于1 bit量化的超宽带同步技术研究DOI: 10.15918/j.tbit1001-0645.2017.02.012 Keywords: 1 bit量化 多路并行 同步 高斯信道 瑞利信道 信噪比 Abstract: 为有效简化FPGA运算复杂度，降低FPGA处理时钟，在传统的滑动窗相关的基础上，结合1 bit量化方法及多径能量积累的抗多径算法，提出了一种基于1 bit量化的超宽带多路并行同步方法，在此基础上设计了FPGA实现方案.推导分析了1 bit量化同步方法对系统性能的影响，给出了信噪比损失的量化结果.仿真结果表明，在低信噪比条件下，1 bit量化方法引入2 dB的信噪比损失.在高斯信道和瑞利信道下，通过针对虚警概率和漏检概率的分析及仿真，找到最优门限范围
|
