基于fpga的高速采样缓存系统的设计与实现

？为了提高高速数据采集系统的实时性，提出一种基于fpga+dsp的嵌入式通用硬件结构。在该结构中，利用fpga设计一种新型的高速采样缓存器作为高速a/d和高性能dsp之间数据通道，实现高速数据流的分流和降速。高速采样缓存器采用quartusⅱ9.0软件提供的软核双时钟fifo构成乒乓操作结构，在dsp的外部存储器接口(emifa)接口的控制下，完成高速a/d的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下，高速采样缓存器可以节省读取a/d采样数据时间，为dsp提供充足的信号处理时间，提高了整个系统的实时性能。