cpu/fpga混合架构上的硬件线程加速方法

cpu/fpga混合架构是可重构计算的普遍结构,为了简化混合架构上fpga的使用,提出了一种硬件线程方法,并设计了硬件线程的执行机制,以硬件线程的方式使用可重构资源.同时,软硬件线程可以通过共享数据存储方式进行多线程并行执行,将程序中计算密集部分以fpga上的硬件线程方式执行,而控制密集部分则以cpu上的软件线程方式执行.在simics仿真软件模拟的混合架构平台上,对des,md5sum和归并排序算法进行软硬件多线程改造后的实验结果表明,平均执行加速比达到了2.30,有效地发挥了cpu/fpga混合架构的计算性能.