用于H.264编解码的面向HDTV应用的动态可重构多变换VLSI结构

提出了一种新的支持MPEG-4AVC/H.264标准4×4整数变换的动态可重构结构.首先,针对4×4正反变换分别推导了两个新的二维直接信号流图.进而设计了一个面向HDTV应用的动态可重构多变换结构.该结构无需转置寄存器且计算单元仅需16个加法器(减法器).采用0.18μmCMOS工艺实现了该电路结构.结果表明,最高工作频率可达200MHz,电路规模仅为5140门,最大功耗仅为15.64mW.在100MHz的时钟频率下工作,该电路即可实时处理HDTV1080P的高质量视频序列.对比现有结构,在HDTV应用中,该结构在面积和功耗方面优势明显.