基于VLIW处理器的高性能数据通道设计及其VLSI实现
, PP. 1667-1670
Keywords: 高速数据通道,VLIW,微码,可重配置,VLSI设计
Abstract:
本文提出一种新的基于VLIW处理器的层次化数据通道的VLSI结构,通过独特的微码结构,十分方便地得到了具有可配置特征的高速数据通道的控制模型,模型能有效地改善系统扩展所需要的灵活性,适合构建高性能的媒体处理器阵列.运用VHDL语言实现的硬件设计通过了系统仿真.100MHz时钟频率下的最大数据吞吐率可达1.28Gbit/s.
Full-Text
