升余弦滚降基带成型内插滤波器的FPGA实现
DOI: 10.3969/j.issn.1000-5013.2006.03.024
Keywords: 升余弦滚降基带 ,成型滤波器 ,分布式算法 ,查找表 ,FPGA
Abstract:
无线数字通信中,内插滤波器用来对基带信号进行脉冲成型滤波,以限制发送信号的带宽,降低带外干扰.研究一种应用于无线数字传输系统的高速FIR成型滤波器的设计方法,该方法采用分布式查找表算法,以降低硬件开销和提高处理速度为目标,是基于现场可编程门阵列(FPGA)并实现升余弦滚降基带成型内插滤波器的硬件电路.最后,通过实测波形与仿真波形证实方法的优越性.
References
[1] Zhu W P, Ahmad M O, Swamy M N. ASIC implementation architecture for pulse shaping FIR filters for 3G mobile communications [J]. IEEE Transactions on Concmunilations, 2001(4):433-436. [2] PROAKIS J G, 张力军, 张宗橙, 郑宝玉. 数字通信 [M]. 北京:电子工业出版社, 2001.321-325. [3] King M S, Chung J G. Look-up table based pulse-shaping filter [J]. Electronics letters, 2002, (17):1505-1507. [4] 牟丹. 3G移动通信中脉冲成形FIR滤波器的ASIC实现结构 [J]. 电讯技术, 2004(3):153-156.doi:10.3969/j.issn.1001-893X.2004.03.036. [5] 童诗白, 华成英. 模拟电子技术基础 [M]. 北京:高等教育出版社, 1987.410-412.
Full-Text
