低功耗高集成度MP3解码器IP核设计

针对MP3解码器IP核低功耗和高集成度的要求，对MP3的解码算法和硬件结构进行优化，并设计定制处理单元高效率地执行解码运算，同时引入门控时钟实现MP3解码器的分时工作，从而以极低的硬件代价和功耗完成了MP3解码器IP核设计。该IP核采用16.384MHz系统工作时钟，共耗用33088个逻辑门和33004字节存储单元，以0.18μm1P4MCMOS工艺成功流片。芯片测试结果表明，该IP核具有正确的MP3解码功能，音质良好，最大解码功耗不超过9mW，逻辑电路所占硅片面积仅为0.37mm2。