AAC解码中感知噪声替代算法的研究和实现

针对先进间频解码（advancedaudiocoding，AAC）中感知噪声替代（perceptualnoisesubstitution，PNS）模块运算量大、不易硬件实现的问题，利用线性反馈移位产生伪随机序列模拟知觉噪声，并利用分段查表的方法对噪声进行整形，从而简化了PNS的解码算法。电路设计上，采用与AAC解码器复用RAM和运算模块的方法，以降低硬件资源消耗。设计结果表明，通过了现场可编程门阵列（field-programmablegatearray,FPGA）验证并完成流片，芯片采用0.18μmCMOS工艺，PNS解码耗用1528个逻辑门，整个AAC(含PNS)解码器功耗为8.5mW，保持了原有设计低功耗的特点。