基于FPGA的基8-FFT处理器设计

提出了在现场可编程门阵列（FPGA）上实现4096点基8快速傅里叶变换（FFT）算法的设计方案。方案对蝶形器、旋转因子产生器和输入/输出接口进行了分析和优化，整个算法的流程采用了流水线的工作方式，提高了运算速度并减小了FPGA内部资源的占用。通过仿真测试，并同Matlab定点模型进行了对比。本设计方案在100MHz的时钟下，完成4096点基8-FFT运算需要2.048?滋s，完全满足高速数字信号处理的要求。