伪随机序列捷变频跳频频率合成器的研制

研究一种跳频通信机低杂散、低相噪快速捷变频率合成器的实现途径。该合成器采用DDS芯片（AD9852）激励PLL（Q3236）的方案，控制单元采用TI公司的DSP芯片TMS320C31，将DDS极高的频率分辨力与锁相式频率合成器较高的工作频率结合起来，获得了更高的频率合成性能，其主要技术指标为：相位噪声小于-100dB/Hz（偏离载频1kHz处），杂散电平小于-60dB。