实时可重配置FFT处理器的ASIC设计

设计一种能够完成4,16,64,256或1024点复数快速傅里叶变换(FFT)处理器芯片.16,64点运算采用基-4级联流水线结构,256,1024点采用二维运算结构,数据采用块浮点表示.使用Synopsys公司的综合及布局布线工具在SMICCMOS0.18μm工艺上进行ASIC实现.该处理器芯片在100MHz时钟频率连续工作时,处理一组1024点FFT序列需要24.8μs,每隔10.24μs输出一组1024点运算结果.该处理器芯片已应用于某宽带数字接收机中.