全部 标题 作者
关键词 摘要

OALib Journal期刊
ISSN: 2333-9721
费用:99美元

查看量下载量

相关文章

更多...

TBR架构GPU中三角形高效光栅化

DOI: 10.11834/jig.20150409

Keywords: 三角形,光栅化,分块渲染,原型验证

Full-Text   Cite this paper   Add to My Lib

Abstract:

目的在基于分块渲染(TBR)架构的GPU中,三角形光栅化的速度对芯片的性能影响很大,采用传统的光栅化方法会产生大量多余的像素,无法发挥TBR架构的优势.方法提出了一种该架构下的高效三角形光栅化算法,该算法充分利用了分块渲染的特点,通过预处理计算出三角形在每一个块内的绘制参数,得出三角形与块边界的位置关系,并将其随三角形的分块信息一起写入存储器,在光栅化阶段采用了Bresenham算法,利用生成的三角形边得到在每一个块内的扫描水平线,进而生成水平线上的每一个像素.结果经过理论分析,该算法的光栅化效率可以达到83%以上,甚至接近100%,在FPGA原型验证系统上对该算法进行了功能和性能的验证.结论提出的三角形光栅化算法,能够适应TBR的架构,实际测试像素填充率与频率高一倍的ATIM9相当,因此该算法能够达到较高的光栅化效率.

References

[1]  Juurlink B H H, Antochi I, Crisu D, et al. GRAAL: a framework for low-power 3D graphics accelerators[C]//Proceedings of IEEE Computer Graphics and Applications. Washington, USA: IEEE Computer Society, 2008: 63-73.
[2]  Antochi I. Suitability of tile-based rendering for low-power 3D graphics accelerators[D]. Holland: Delft University of Technology, 2007.
[3]  Crisu D. Hardware algorithms for tile-based Real-Time rendering[D]. Holland: Delft University of Technology, 2012.
[4]  Antochi I, Juurlink B, Vassiliadis S, et al. Scene management models and overlap tests for tile-based rending[C]//The EUROMICRO Symposium on Digital System Design. Rennes, FRANCE: IEEE Computer Society, 2004: 424-431.
[5]  Crisu D, Cotofana S D, Vassiliadis S, et al. 3D graphics tile-based systolic scan-conversion[C]//Proceedings of The 38th Asilomar Conference on Signals, Systems and Computers. Pacific Grove, California, USA: IEEE Computer Society, 2004: 517-521.
[6]  Chen Y Y, Zhang R Z, Li J H. Computer Graphics Practical Technology [M]. 3rd ed. Beijing: Tsinghua University Press, 2012. [陈元琰,张睿哲,李建华.计算机图形学实用技术[M]. 3版.北京:清华大学出版社,2012.]
[7]  The MESA 3D Graphics Library[EB/OL]. [2014-10-19]. http://www.mesa3d.org.
[8]  Akenine-M?ller T, Haines E, et al. Real-Time Rendering [M]. 5th ed. Boca Raton, FL, USA: A K Peters/CRC Press, 2008: 702-702.

Full-Text

Contact Us

service@oalib.com

QQ:3279437679

WhatsApp +8615387084133