基于FPGA的元胞自动机模型

传统元胞自动机数学模型在计算机软件中的实现，受当前处理器顺序执行指令的特性和元胞自动机特殊的数据结构所限，无法同时实现高速度和高精度，因此将其移植到FPGA上实现. 硬件实现的模型具有并行计算的特性，能够显著提高计算速度，芯片规模的快速扩大又为高精度的实现提供了可能. 设计元胞自动机硬件模型，将其作为IP核嵌入SOPC系统中，在上位机控制下进行模型演化，并设计了软件模型进行参照. 经测试，硬件模型能正确实现元胞机算法，在一个时钟周期内完成一代元胞演化，相比于软件模型显著提高了执行效率.