数字式综合保护器可靠性分析与冗余容错设计
, PP. 390-394
Keywords: 综合保护器,可靠性,冗余设计,容错,状态机
Abstract:
分析了数字综合保护器的可靠性以及对高爆开关运行可靠性的影响，提出了一种基于CPLD芯片的继电器冗余容错控制电路来提高数字综合保护器的可靠性，介绍了这种电路的工作原理和设计方法.试验结果表明，利用这一方法实现的基于DSP+CPLD的数字综合保护器具有很高的抗干扰性，能满足智能高爆开关高可靠性运行的要求.最后讨论了这种冗余容错控制电路的优点.
Full-Text
