Sensibilisation au développement d’accélérateurs matériels sur FPGA

Les applications liées au traitement du signal et à la vidéo sont propices pour la mise en exergue des besoins d’implantation de certaines fonctions sous forme de blocs matériels dédiés. Cette implantation matérielle est une tache complexe qui nécessite des connaissances approfondies dans domaines des circuits ciblés et des méthodologies de conception. En effet, les choix réalisés au niveau algorithmiques ont des répercussions importantes sur les performances des circuits à concevoir. Partant de ce constat, nous avons décidé de créer une séquence pédagogique ciblant des étudiants de 3ème année (master 2, semestre 9) pour les sensibiliser à cette problématique. La réalisation de cet enseignement passe par trois étapes principales. Dans un premier temps, nous fournissons aux étudiants les codes VHDL réalisant les opérations arithmétiques usuelles afin de mettre en évidence les performances que peuvent atteindre les circuits en fonction du format des données. Dans un second temps, les étudiants doivent concevoir un accélérateur matériel (pour la norme JPEG-2000) sous différentes formes, démontrant ainsi l’impact du choix de l’architecture sur les performances. Enfin dans un dernier temps, nous relions l’accélérateur matériel à un processeur SoftCore dans le FPGA afin de (1) valider fonctionnellement le circuit développé; (2) comparer les performances à celles obtenues dans une approche purement logicielle. L’objectif de cet article est de présenter le travail réalisé par les étudiants ainsi que les objectifs pédagogiques atteints. L’ensemble des documents nécessaires à la séquence pédagogique ainsi que les codes sources sont librement accessibles sur internet. Cette démarche vise à permettre une transposition de l’enseignement au sein d’autres structures manifestant les mêmes besoins.