一种10GHz 0.13μm CMOS 低杂散低抖动锁相环

介绍了一种10 GHz低杂散、低抖动锁相环电路。利用改进的压控振荡器和具有较小延迟复位时间动态鉴频鉴相器有效降低锁相环相位噪声，同时讨论了高频分频器噪声以及电荷泵电流失配的优化方法。电路采用中芯国际0.13μm 1.2V射频CMOS工艺实现。测量结果表明，锁相环RMS抖动为757 fs (1KHz到10MHz)； 在10 kHz、1 MHz频偏处的相位噪声分别为-89与-118.1dBc/Hz；参考频率杂散低于-77dBc。芯片面积0.32 mm2，功耗30.6mW。