Gate-enclosed NMOS transistors
基于封闭形栅NMOS晶体管的研究

封闭形栅的NMOS晶体管广泛应用于总剂量辐射效应加固的电路中。为了定量比较不同的封闭形栅晶体管的性能以及设计代价，在0.35μm 商业CMOS工艺上设计制造了标准条栅和两种封闭形栅（包括环栅和半环栅）的NMOS晶体管。通过对比这三种器件的最小宽长比、晶体管面积，得出环栅与半环栅的版图形式带来的面积牺牲与设计的晶体管宽长比密切相关。并通过对这三种器件的输出特性和转移特性的对比测试，分析了常见的封闭形栅的有效宽长比提取方法，结果表明对于环栅NMOS，“中线近似”可能带来10%的误差，而商业工艺线提供的宽长比提取方法由于是针对条形栅，在设计中需要经过修正才能适用于封闭形栅的晶体管设计。对于半环栅NMOS，我们提出了一种简略的宽长比估算方法, 实验结果显示其误差小于8%。