A 10-bit 50-MS/s subsampling pipelined ADC based on SMDAC and opamp sharing
基于无采样保持和运放共享的10-bit 50-MS/s亚采样流水线模数转换器

摘要：本文采用提出的面积和功耗优化结构，设计了一个10-bit 50-MS/s的流水线模数转换器。本设计将采样保持和第一级转换电路融合为一个模块，既省去了前端采样保持电路，又避免了第一级中余差放大电路和子模数转换器延时路径需要匹配的问题，该模块具有功耗低稳定性高的特点。为了进一步降低面积和功耗，相邻两级间采用运放共享结构，该结构具有运放失调电压和级间串扰影响小的特点。该10-bit模数转换器的实现仅采用了四个运放。测试结果表明，当采样率为50MHz、输入为奈奎斯特频率时，获得52.67dB SFDR和59.44dB SNDR。当输入频率上升到两倍奈奎斯特频率时，该模数转换器仍然保持了稳定的动态性能。本设计采用0.35μm CMOS工艺实现，芯片有效面积仅为1.81mm2，50MHz采样率3.3V供电时功耗为133mW。