An area-saving dual-path loop filter for low-voltage integrated phase-locked loops
一种用于低电压集成锁相环的省面积的双通道环路滤波器

本文提出了一种应用于低电压集成锁相环的省面积的双通道环路滤波器。其中，低通通道电荷泵电流是积分通道电荷泵电流的B倍(B>1)，经过电压求和之后，零点电容就被等效放大了B倍，进而大大节省了芯片面积。基于中芯国际0.18μm的RFCMOS工艺，利用该结构实现了一个1.2V的3.5GHz频段的锁相环。该芯片零点电容仅为传统二阶环路滤波器的1/30，测试显示──在3.2GHz频点，杂散性能为-72dBc，偏离载波1MHz处的相位噪声为-120.3dBc/Hz，功耗为24mW。