A low-power 10-bit 250-KSPS cyclic ADC with offset and mismatch correction
带有失配修正的10-bit 250-KSPS低功耗循环ADC设计

本为提出了一种10-bit 250k采样率（KSPS）的循环模数转换器（ADC）。通过适当的选取电容开关时序，ADC的失调误差被有效的消除。改进的冗余有符号数（RSD）法则能够容忍较大的比较器失调误差与开关电容失配误差。通过采用这种结构，ADC具有了电路结构简单、占用芯片面积低以及低功耗的优点。该循环ADC采用Chartered 0.35 um 2P4M工艺制造，在250k的采样率下，其信号对噪声和失真比（SNDR）为58.5dB，有效位数（ENOB）为9.4bit。该电路在3.3V的电源电压下，功耗为0.72mW，占有芯片面积0.42×0.68 mm2。